Intel在Hot Chips 2026上详细介绍了其下一代Diamond Rapids(“钻石快车”) Xeon服务器处理器架构,展示了一款面向企业级AI和数据中心工作负载的模块化CPU设计。
Intel于8月24日发布的新闻稿将18A-P工艺技术、Foveros Direct 3D封装以及UCIe开放芯片互连标准的早期采用列为该平台的核心要素。
据Tom's Hardware报道,Diamond Rapids的顶级配置包含多达256个P核和1.28GB末级缓存,该处理器系列计划于2027年在数据中心发布。该媒体还报道了对AVX 10.2的支持,以及在相关封装链路中以UCIe-S互连取代EMIB。
Intel将Diamond Rapids描述为一款具有可适应计算构建块、统一内存结构和灵活I/O的处理器。其演示中使用了“计算构建块”(CBB)这一术语,表示一个包含核心芯片的封装元件,这些核心芯片堆叠在容纳末级缓存的基片之上。
据Tom's Hardware对技术演示的报道,单个核心芯片可包含多达16个核心,而一个CBB可整合最多四个芯片。四CBB实现便产生了所报道的256核上限。同一报道描述了每个核心芯片与其基片之间的3D交叉开关连接。
据Wccftech报道,Intel将更广泛的封装组织称为扇出结构架构。报道中提及的要素包括可扩展计算构建块、结构中心内集中化的I/O和内存、统一内存结构以及灵活I/O结构。Wccftech还报道了对高达12800MT/s内存速度的支持,以及高级性能扩展和增强高级矩阵扩展。

Intel的新闻稿将Diamond Rapids描述为面向代理AI和企业级工作负载的三部分架构中的计算组件。其他已披露的组件是Crescent Island,一款面向推理的数据中心GPU,以及Wildcat Lake,一个已作为Intel Core Series 3处理器推出的客户端和边缘SoC系列。
Intel首席技术官Pushkar Ranade表示,代理AI正在改变从晶体管和封装到完整系统架构的计算方式。他指出,未来系统将整合通用计算、专用加速、先进封装和开放芯片技术。
Tom's Hardware指出,Intel在Hot Chips演示中未详细说明Panther Cove,因此每核性能、向量吞吐量和软件行为等问题仍未得到解答。
对于AI基础设施从业者而言,所披露的设计主要是一项封装和规模公告,而非报告的性能结果。256核配置、大共享缓存和高内存速度支持对于CPU密集型工作(如数据准备、检索系统、编排、推理服务控制平面和传统企业工作负载)具有相关性。
在类似的服务器平台转型中,仅凭架构规格并不能确立工作负载价值。部署决策通常取决于独立测量的吞吐量、延迟、内存带宽、功耗、编译器成熟度和总系统成本。
英特尔至强CPU系列参数:
|
Family Branding |
Coral Rapids |
Diamond Rapids |
Clearwater Forest |
Granite Rapids |
Sierra Forest |
Emerald Rapids |
Sapphire Rapids |
Ice Lake-SP |
Cooper Lake-SP |
Cascade Lake-SP/AP |
Skylake-SP |
|
Process Node |
Intel 14A? |
Intel 18A-P |
Intel 18A |
Intel 3 |
Intel 3 |
Intel 7 |
Intel 7 |
10nm+ |
14nm++ |
14nm++ |
14nm+ |
|
Platform Name |
TBD |
Intel Oak Stream |
Intel Birch Stream |
Intel Birch Stream |
Intel Mountain Stream
Intel Birch Stream |
Intel Eagle Stream |
Intel Eagle Stream |
Intel Whitley |
Intel Cedar Island |
Intel Purley |
Intel Purley |
|
Core Architecture |
TBD |
Panther Cove-X |
Darkmont |
Redwood Cove |
Sierra Glen |
Raptor Cove |
Golden Cove |
Sunny Cove |
Cascade Lake |
Cascade Lake |
Skylake |
|
MCP (Multi-Chip Package) SKUs |
Yes |
Yes |
Yes |
Yes |
Yes |
Yes |
Yes |
No |
No |
Yes |
No |
|
Socket |
TBD |
LGA XXXX / 9324 |
LGA 4710 / 7529 |
LGA 4710 / 7529 |
LGA 4710 / 7529 |
LGA 4677 |
LGA 4677 |
LGA 4189 |
LGA 4189 |
LGA 3647 |
LGA 3647 |
|
Max Core Count |
TBD |
Up To 256 P-Cores |
Up To 288 |
Up To 128 |
Up To 288 |
Up To 64? |
Up To 56 |
Up To 40 |
Up To 28 |
Up To 28 |
Up To 28 |
|
Max Thread Count |
TBD |
Up To 256 |
Up To 288 |
Up To 256 |
Up To 288 |
Up To 128 |
Up To 112 |
Up To 80 |
Up To 56 |
Up To 56 |
Up To 56 |
|
Max L3 Cache |
TBD |
1280 MB L3 |
TBD |
480 MB L3 |
108 MB L3 |
320 MB L3 |
105 MB L3 |
60 MB L3 |
38.5 MB L3 |
38.5 MB L3 |
38.5 MB L3 |
|
Memory Support |
TBD |
Up To 16-Channel DDR5-8000
MCR-12800 |
Up To 12-Channel DDR5-8000 |
Up To 12-Channel DDR5-6400
MCR-8800 |
Up To 12-Channel DDR5-6400 |
Up To 8-Channel DDR5-5600 |
Up To 8-Channel DDR5-4800 |
Up To 8-Channel DDR4-3200 |
Up To 6-Channel DDR4-3200 |
DDR4-2933 6-Channel |
DDR4-2666 6-Channel |
|
PCIe Gen Support |
PCIe 6.0 |
PCIe 6.0 (128) |
PCIe 5.0 (96 Lanes) |
PCIe 5.0 (136 Lanes) |
PCIe 5.0 (88Lanes) |
PCIe 5.0 (80 Lanes) |
PCIe 5.0 (80 lanes) |
PCIe 4.0 (64 Lanes) |
PCIe 3.0 (48 Lanes) |
PCIe 3.0 (48 Lanes) |
PCIe 3.0 (48 Lanes) |
|
TDP Range (PL1) |
TBD |
TBD |
Up To 500W |
Up To 500W |
Up To 350W |
Up To 350W |
Up To 350W |
105-270W |
150W-250W |
165W-205W |
140W-205W |
|
Competition |
AMD EPYC Florence |
AMD EPYC Venice |
AMD EPYC Turin |
AMD EPYC Turin |
AMD EPYC Bergamo |
AMD EPYC Genoa ~5nm |
AMD EPYC Genoa ~5nm |
AMD EPYC Milan 7nm+ |
AMD EPYC Rome 7nm |
AMD EPYC Rome 7nm |
AMD EPYC Naples 14nm |
|
Launch |
2028-2029 |
2027 |
2026 |
2024 |
2024 |
2023 |
2022 |
2021 |
2020 |
2018 |
2017 |
(素材来自:Intel 智算芯能前沿网综合)
本文由智算芯能前沿网编辑整理,转载请注明出处。